把在某一种现场可编程门阵列(FPGA)器件上实现的，经验证是正确的，且总门数在5000门以上的电路结构编码文件，称之为“固核”，固核则是软核和硬核的折衷。在EDA 设计领域则指的是带有平面规划信息的网表。把功能经过验证的、可综合的、实现后电路结构总门数在5000门以上的Verilog HDL模型称之为“软核”，而把由软核构成的器件称为虚拟器件。在新电路的研制过程中，软核和虚拟器件可以很容易地借助EDA综合工具与其他外部逻辑结合为一体。这样，利用软核和虚拟器件的可重复利用的特性就可大大缩短设计周期，加快了复杂电路的设计。目前，国际上有一个叫作“虚拟接口联盟”的组织(Virtual SocketInterface Alliance)来协调这方面的工作。