在现代电子系统中，，数字电子系统所占的比例越来越大，，现代电子系统发展的趋势是数字化和集成化，。在数字逻辑电路设计中，，分频器是一种基本电路，，通常用来对某个给定频率进行分频，，得到所需的频率，。整数分频器的实现非常简单，，可采用标准的计数器，也可以采用可编逻辑器件设计实现，。但在某些场合下，，时钟源与所需的频率不成整数倍关系，，此时可采用小数分频器进行分频。在数字电路系统设计中 ， 通常需要各种频率的时钟脉冲 ，如果每需要一个时钟脉冲，就设计一个振荡电路或安装一个晶振， 这必然会造成电路的复杂和成本的提高。为此， 在实际的电路设计中，经常使用现成的时钟信号源， 经分频得到所需的频率。对于整数分频的实现较为简单 ，通常由计数器或计数器的级联构成 。但对半整数分频的实现较为困难，本设计的思想是: 设计一个模 N 计数器， 再设计一个脉冲扣除电路， 每来 N - 1 个脉冲扣除一个脉冲，即可实现分频系数为 N - 0. 5 的分频器。脉冲扣除电路由异或门和一个 2 分频器构成。